네이버 증권 리서치
유리기판 변화의 시작
💡 해당없음
AI 및 고성능 컴퓨팅(HPC) 반도체의 고집적화와 패키지 대면적화가 가속화되면서, 기존 유기 코어 기판의 열변형(Warpage), 열팽창계수(CTE) 불일치, 배선 밀도 한계를 극복할 차세대 솔루션으로 유리기판이 본격적으로 부각되고 있습니다. 유리기판은 유리 인터포저, 코어 기판, 임베딩 통합형 등으로 발전하며 네트워크 IC와 선단 AI 가속기를 중심으로 단계적 도입이 예상되나, 대면적 패널 양산 수율과 취성 제어 등 기술적 과제와 장비·공정 표준화 미비로 본격 상용화는 2028~2030년 이후로 점쳐집니다. 패키징 생태계를 주도하는 TSMC는 기존 CoWoS 중심의 보수적 태도로 2030년 이후 진입을 바라보는 반면, 인텔은 차세대 EMIB 구조에 유리 코어를 일체화하며 시장 개화를 적극 주도하는 양상을 보이고 있습니다. 이에 따라 단기적 기대감보다는 인텔의 상용 양산 일정 구체화와 고객사 확보, 국내외 소재·부품·장비 밸류체인의 실제 양산 검증 성과를 확인하며 중장기 관점에서 접근해야 한다는 평가입니다.
📈 투자 포인트
- 유리 소재의 뛰어난 평탄도와 낮은 CTE(약 3ppm/℃)로 대면적 패키지 내 Warpage 및 열피로 억제, 첨단 패키징 수율 개선
- TGV(Through Glass Via) 및 미세 RDL 구현으로 TSV에 근접하는 초고밀도 인터커넥트 및 고속 전기·광 신호 전송 가능
- 패널 레벨 가공 시 원형 웨이퍼 대비 소재 이용률이 65~70%에서 90% 이상으로 대폭 개선되어 비용 효율성 확보 가능
- 인텔이 10-2-10 구조의 EMIB 통합 유리 코어 기판 실물을 공개하며 패키징 구조 단순화 및 성능 혁신 추진
- 국내 SK앱솔릭스, 삼성전기 등 선도 기업의 파일럿/시제품 라인 구축 및 글로벌 빅테크 대상 고객 인증 절차 진행
⚠️ 리스크
- 유리 고유의 취성(Brittleness) 및 마이크로 크랙 취약성으로 인해 싱귤레이션, 핸들링 및 가공 공정 난이도 가중
- 유리 기판 전용 검사·리페어 방식 및 공정·장비 표준이 부재하여 초기 양산 수율 확보에 불확실성 상존
- TSMC 등 지배적 파운드리의 유리기판 상용화 시점이 2030년 이후로 보수적이어서 단기 수요 개화 지연 가능성
- 원판 유리의 글로벌 상위 3사(Corning, AGC, SCHOTT 등) 과독점 구조로 인한 높은 외산 의존도 및 전환 비용 부담
🔗 PDF 원문 보기